Double data rate

Origem: Wikipédia, a enciclopédia livre.
Ir para: navegação, pesquisa
Comparativo entre as tecnologias SDR, DDR e QDR.
Módulo de DDR SDRAM DIMM.

Em computação, um barramento de computador operando com double data rate (em em português: taxa de transferência dobrada) transfere dados na subida e na descida do sinal de clock. [1]

Características[editar | editar código-fonte]

O modo mais simples de projetar um circuito eletrônico sincronizado é fazê-lo realizar uma transferência por ciclo completo (ascensão e queda) dum sinal de clock. Isto, todavia, exige que o sinal de clock funcione com o dobro da frequência dos sinais de dados, o qual muda, no máximo, uma vez por transferência. Ao operar em alta velocidade, limitações de integridade de sinal restringem a freqüência do clock. Ao usar ambos os estados (alto-baixo) do clock, os sinais de dados operam na mesma freqüência-limite, duplicando a taxa de transmissão de dados.

Esta técnica tem sido usada para os FSBs de microprocessadores Ultra-3 SCSI, barramento AGP, DDR SDRAM e barramento HyperTransport nos processadores da micro arquitetura AMD64.

Uma alternativa para duplicar ou quadruplicar a taxa de transferência é fazer uma conexão self-clocking. Esta tática foi escolhida pela InfiniBand e PCI Express.

Descrever a freqüência de um barramento de taxa dobrada pode ser confuso. Cada estado do clock é denominado como uma "pulsação", com duas pulsações (uma upbeat e outra downbeat) por ciclo. Algumas pessoas falam sobre a freqüência básica do clock, enquanto outras referem-se ao número de transferências por segundo. Um uso cuidadoso geralmente fala sobre "500 MHz, double data rate" ou "1000 MT/s", mas pessoas geralmente irão se referir casualmente a "barramento de 1000 MHz", embora não existam sinais de ciclo com taxas superiores a 500 MHz.

As SDRAM DDR popularizaram a técnica de referir-se a largura de banda do barramento em megabytes por segundo, o produto da taxa de transferência e da largura do barramento em bytes. As SDRAM DDR que opere com um clock de 100 MHz é denominada DDR-200 (pela sua taxa de transferência de dados de 200 MT/s), e uma DIMM de 64 bits (8 bytes) de largura opera na freqüência denominada PC-1600, pelo seu ápice (teórico) de largura de banda de 1600 MB/s.

Deve ser notado que as SDRAM DDR somente usam sinalização de taxa de transferência dobrada nas linhas de dados. Sinais de endereçamento e controle ainda são enviados para a DRAM ao ritmo de um por ciclo de clock.

Ver também[editar | editar código-fonte]

Ligações externas[editar | editar código-fonte]

Referências

  1. John L. Hennessy, David A. Patterson ; with contributions by Andrea C. Arpaci-Dusseau. Computer architecture : a quantitative approach. Visitado em 16 de novembro de 2013.
Ícone de esboço Este artigo sobre eletrônica é um esboço. Você pode ajudar a Wikipédia expandindo-o.