Register transfer level

Origem: Wikipédia, a enciclopédia livre.
Ir para: navegação, pesquisa
Question book.svg
Esta página ou secção não cita nenhuma fonte ou referência, o que compromete sua credibilidade (desde agosto de 2012).
Por favor, melhore este artigo providenciando fontes fiáveis e independentes, inserindo-as no corpo do texto por meio de notas de rodapé. Encontre fontes: Googlenotícias, livros, acadêmicoYahoo!Bing. Veja como referenciar e citar as fontes.

Nos projetos de circuitos integrados, a descrição da operação de um circuito síncrono digital recebe o nome de RTL (do inglês Register Transfer Level). Em um projeto RTL, o comportamento do circuito é descrito em termos do fluxo de sinais (ou transferência de dados entre os registradores presentes no hardware e as operações lógicas conduzidas com estes sinais). A abstração RTL é usada em linguagens de descrição de hardware como Verilog e VHDL na representação do circuito de baixo nível do qual derivam-se as conexões do hardware.

A descrição RTL é usualmente convertida para a descrição de circuitos em gate-level por uma ferramenta de síntese lógica. Esta síntese resultante representa a descrição física do circuito.

Ferramentas de simulação lógica podem utilizar a descrição RTL para verificar sua funcionalidade.

Se existe um caminho lógico cíclico da saída de um registrador para a sua entrada (ou da saída de um conjunto de registradores para suas entradas), este circuito é chamado máquina de estados. Se existem caminhos lógicos de um registrador para outro, que operam sem a necessídade de ciclos de relógio, estes blocos são chamados pipelines.

Ver também[editar | editar código-fonte]


Ícone de esboço Este artigo sobre hardware é um esboço. Você pode ajudar a Wikipédia expandindo-o.