Síntese lógica

Origem: Wikipédia, a enciclopédia livre.
Ir para: navegação, pesquisa
Question book.svg
Esta página ou se(c)ção não cita fontes fiáveis e independentes (desde novembro de 2011). Por favor, adicione referências e insira-as no texto ou no rodapé, conforme o livro de estilo. Conteúdo sem fontes poderá ser removido.

A síntese lógica é uma das etapas na produção de um IPcore. A partir de um algoritmo escrito em uma HDL (linguagem de descrição de hardware), o objetivo dessa atividade é refinar o código implementado, através da transformação de um código RTL (register transfer level) para o nível de portas lógicas. Essa atividade pode ser realizada manualmente ou usando ferramentas de síntese. As etapas são: refinamento do código RTL para o nível de Netlist e execução de verificação para eliminar os erros da sintetização. O artefato de entrada é o componente em RTL. O artefato de saída é a componente de Netlist.

Wiki letter w.svg Este artigo é um esboço. Você pode ajudar a Wikipédia expandindo-o. Editor: considere marcar com um esboço mais específico.