Superescalar

Origem: Wikipédia, a enciclopédia livre.
Ir para: navegação, pesquisa

Processadores Superescalares são os que possuem pipelines que permitem a execução de mais de uma instrução simultaneamente (no mesmo ciclo de clock). Isto é obtido através da implementação de múltiplas unidades funcionais, que são unidades onde as instruções são executadas.

A principal diferença entre processadores superescalares (despacho múltiplo dinâmico) e VLIW/EPIC (despacho múltiplo estático) é que no estático muitas das decisões são formadas pelo compilador antes de executar o programa, e no dinâmico elas são tomadas pelo processador no momento da execução.

Ver também[editar | editar código-fonte]

Referências

  • William Michael Johnson (Mike), Superscalar Microprocessor Design, Prentice-Hall, 1991, ISBN 0-13-875634-1
  • Sorin Cotofana, Stamatis Vassiliadis, "On the Design Complexity of the Issue Logic of Superscalar Machines", EUROMICRO 1998: 10277-10284
  • Steven McGeady, "The i960CA SuperScalar Implementation of the 80960 Architecture", IEEE 1990, pp. 232–240
  • Steven McGeady, et al., "Performance Enhancements in the Superscalar i960MM Embedded Microprocessor," ACM Proceedings of the 1991 Conference on Computer Architecture (Compcon), 1991, pp. 4–7

Ligações externas[editar | editar código-fonte]