Translation lookaside buffer

Origem: Wikipédia, a enciclopédia livre.
(Redirecionado de Translation Lookaside Buffer)
Ir para: navegação, pesquisa
Question book.svg
Esta página ou secção não cita fontes confiáveis e independentes, o que compromete sua credibilidade (desde junho de 2009). Por favor, adicione referências e insira-as corretamente no texto ou no rodapé. Conteúdo sem fontes poderá ser removido.
Encontre fontes: Google (notícias, livros e acadêmico)

TLB (do inglês Translation Lookaside Buffer) é um dispositivo de hardware implementado a partir de uma pequena memória associativa que fica integrada na Unidade de Gestão de Memória de um processador. Destina-se a facilitar a tradução de endereços lineares em endereços físicos, evitando a consulta à tabela de páginas localizada na memória.

Tal como uma cache de memória mantém uma cópia dos dados acedidos mais recentemente, um TLB mantém uma cópia dos endereços físicos das frames de memória acedidas mais recentemente. A TLB é também uma maneira de aproveitar o localidade temporal, visto que, conforme mencionado anteriormente, mantemos armazenados os endereços referenciados recentemente e caso este volte a ser referenciado teremos uma cópia em uma memória mais rápida que a memória principal.

Quando um endereço é solicitado, ele então é passado para a MMU que verifica se o endereço da frame respectiva existe no TLB. Se este for encontrado, é utilizado para gerar o endereço físico pretendido e o acesso à memória é iniciado. Em caso de falha, a tabela de páginas será consultada. Os projetistas observaram que os processos tendem a acessar com mais freqüência um número reduzido de páginas virtuais. Isto permite obter taxas de sucesso próximas de 100%, mesmo com TLBs de dimensões reduzidas.

Uma entrada da TLB possui normalmente a seguinte estrutura:

TAG Página Física Validade Modificação Referência

O tamanho em bits de cada campo varia de projeto para projeto, no entanto, geralmente os campos validade, modificação e referência têm 1 bit.

O campo TAG tem a mesma utilidade que aquele presente em memórias cache. Já a página física é uma referência para a página física a que se refere o endereço virtual.

O TLB incluído no processdor Intel i486DX era constituído por uma memória associativa em grupos de 4 vias com 32 posições.


Ícone de esboço Este sobre hardware é um esboço. Você pode ajudar a Wikipédia expandindo-o.