Unibus

Origem: Wikipédia, a enciclopédia livre.
Ir para: navegação, pesquisa
Um adaptador DEC VAX T1010 para Unibus.


O Unibus foi a primeira de várias tecnologias de barramento usadas no PDP-11 e nos primeiro sistemas VAX fabricadas pela DEC de Maynard, Massachusetts.

Características[editar | editar código-fonte]

O Unibus era composto por 72 fios (2 conectores x 36 linhas por conector). Sem contar as linhas de força e aterramento, era geralmente citado como um barramento de 56 linhas. Podia existir dentro de um backplane ou num cabo. Até 20 nodos (dispositivos) podiam ser conectados a um único segmento Unibus; segmentos adicionais podiam ser conectados através de um repetidor de barramento.

O barramento era completamente assíncrono, permitindo uma mistura de dispositivos rápidos e lentos. Isto permitia uma sobreposição da seleção do próximo bus master enquanto o bus master atual ainda estava realizando transferência de dados. As 18 linhas de endereço permitiam o endereçamento máximo de 256 KiB. Tipicamente, os primeiros 8 KiB eram reservados para os registradores dos dispositivos da memória mapeada E/S usados na arquitetura PDP-11.

O design minimizava deliberadamente o montante de lógica redundante exigida no sistema. Por exemplo, um sistema continha mais dispositivos-servos do que dispositivos-mestres, de modo que a lógica necessária para implementar transferências de dados assíncronas era forçada nos relativamente poucos dispositivos-mestres. Para interrupções, somente o interrupt-fielding processor precisava conter a complicada lógica de temporização. O resultado final era que a maioria dos controladores de E/S podiam ser implementados com lógica muito simples e a maioria da lógica crítica era implementada com um circuito integrado MSI.

18 A00-A17 - Linhas de endereço
16 D00-D15 - Linhas de dados
 4 BR4-BR7 - Requisições (Interrupção) de Barramento em prioridades de 4 (a mais baixa) até 7 (a maior)
 4 BG4-BG7 - Concessões (Interrupção) de Barramento em prioridades de 4 (a mais baixa) até 7 (a maior)
 1 NPR     - Solicitação Non Processor (DMA) Request
 1 NPG     - Concessão Non Processor (DMA) Grant
 1 ACLO    - AC Low
 1 DCLO    - DC Low
 1 MSYNC   - Master Sync
 1 SSYNC   - Slave Sync
 1 BBSY    - Bus Busy
 1 SACK    - Selection Acknowledge
 1 INIT    - Bus Init
 1 INTR    - Interrupt Request
 1 PA      - Parity control
 1 PB      - Parity control
 2 C0-C1   - Cyce Control Lines:
 2 +5v     - Linhas de Força (não contadas como parte das 56)
14 Gnd     - Linhas de Aterramento (não contadas como parte das 56)

As duas linhas de controle (C0 e C1) permitiam a seleção de quatro ciclos diferentes de transferência de dados:

  • DATI (Data In, uma leitura)
  • DATIP (Data In/Pause, a primeira parte de uma operação Read-Modify-Write. Uma operação DATO ou DATOB completa isto.)
  • DATO (Data Out, escrita de uma word)
  • DATOB (Data Out/Byte, escrita de um byte)
  • Durante um ciclo de interrupção, um quinto estilo de transferência era invocado automaticamente para transmitir um vetor de interrupção do dispositivo solicitante ao processador de recuperação de interrupção.

Ligações externas[editar | editar código-fonte]

Ícone de esboço Este artigo sobre hardware é um esboço. Você pode ajudar a Wikipédia expandindo-o.