DEC Alpha

Origem: Wikipédia, a enciclopédia livre.
Ir para: navegação, pesquisa
Question book.svg
Esta página ou secção não cita fontes confiáveis e independentes, o que compromete sua credibilidade (desde fevereiro de 2011). Por favor, adicione referências e insira-as corretamente no texto ou no rodapé. Conteúdo sem fontes poderá ser removido.
Encontre fontes: Google (notícias, livros e acadêmico)
DEC Alpha AXP 21064

O DEC Alpha, também conhecido como Alpha AXP, é um microprocessador de 64 bit construído na arquitetura RISC. Ele foi desenvolvido pela Digital Equipment Corporation (DEC).

História[editar | editar código-fonte]

A empresa que procurava um sucessor para seu processador VAX que era de 32 bits, começou um projeto RISC com nome de "Prisma" no ano de 1980. Com a finalidade de oferecer aos usuário um microcódigo programavel que ficou conhecido como Epicode, juntamente com um SO chamado "Esmeralda", o qual executava programas do VMS. Mas o projeto prisma logo foi cancelado porque computadores VAX ainda estavam sendo vendidos e com isso a equipe achava que VAX teria um futuro promissor[1] .

Entre 1980 e nos primeiros anos da década de 90, processadores RISC com arquitetura MPIS e Sparc se tornaram populares por oferecer uma melhor relação entre preço/desempenho comparado com os sistemas VAX, e então a DEC decidiu criar um processador RISC que seria o sucessor do VAX.

Arquitetura Alpha[editar | editar código-fonte]

Processador RISC com 64 bits, executava instruções de comprimento fixo de 32 bits cada. Suportando 32 registros inteiros de 64 bits, operando com o espaço de endereço virtual de 43 bits que pode ser expandido até 64 bits.[2]

5 grupos foram criados para simplificar e facilitar ações pepiling no conjunto de instruções:

Arquitetura Alpha 21064
  • Instruções de inteiro;
  • Instruções de ponto flutuante;
  • Instruções de filial e comparar;
  • Carregar e armazenar instruções;
  • PALcode instruções.

A arquitetura foi projetada para sistemas multi-processadores. Sua primeira versão executava dois comandos em unidades diferentes, em versões posteriores de 7 a 13 estágios de pipeline são processadas, dependendo da UC e a geração do processador.

O cache L1 foi integrado: 8Kb para instruções (I-cache, cache de instrução), mapeamento-direto, também de 8Kb para dados (D-cache, cache de dados), mapeamento-direto e write-through. Latência de leitura de D-cache foi 3 ciclos.[3]

  1. How Intel, HP and Compaq killed the fastest processor in the world. Visitado em 16 abr 2015.
  2. Arquitetura Alpha.
  3. Cache L1.

Referencias[editar | editar código-fonte]

Ícone de esboço Este artigo sobre hardware é um esboço. Você pode ajudar a Wikipédia expandindo-o.