SDRAM: diferenças entre revisões
seca Etiquetas: Remoção considerável de conteúdo Editor Visual |
|||
| Linha 19: | Linha 19: | ||
==Tipos== |
==Tipos== |
||
*seca |
|||
*'''SDR SDRAM''' (''Single data rate SDRAM''): forma síncrona de DRAM;<ref name="UTFPR to DDR4"/> |
|||
*'''DDR SDRAM''' (''Double data rate SDRAM''): forma de SDRAM desenvolvida posteriormente, usada para memórias de computador iniciando em 2000.<ref name="UTFPR to DDR4"/> Versões subsequentes são numeradas sequencialmente (DDR2, DDR3, etc.).<ref name="UTFPR to DDR4"/> DDR SDRAM internamente realiza acessos de dupla largura de acordo com a taxa de clock, e usa uma taxa dupla de dados para transferir uma metade em cada transição do clock.<ref name="UTFPR to DDR4"/> DDR2 e DDR3 aumentaram este fator para 4× e 8×, respectivamente, entregando [[burst]]s de 4 palavras e 8 palavras a cada 2 e 4 ciclos de clock, respectivamente.<ref name="UTFPR to DDR4"/> A taxa de acesso interno é praticamente inalterada (200 milhões por segundo para memórias DDR-400, DDR2-800 e DDR3-1600), mas cada acesso transfere mais dados;<ref name="UTFPR to DDR4"/> |
|||
DDR2 usam o [[Encapsulamento de circuitos integrados|encapsulamento]] [[FBGA]] (Fine pitch Ball Grid Array), derivado do [[BGA]] (Ball Grid Array), enquanto as DDR's utilizam, em geral, [[TSOP]] (Thin Small-Outline Package).<ref>[http://www.infowester.com/memddr2.php Memória DDR2] Visitado em [[14 de junho]] de [[2008]].</ref> Apesar disso, a DDR2 é apontada como o novo padrão para as futuras memórias RAM, por conservar o custo benefício das antigas memórias DDR. Contudo, as novas memórias XDR da Rambus prometem muita performance. |
|||
{{Referências}} |
|||
[[Categoria:Memórias de computador]] |
[[Categoria:Memórias de computador]] |
||
Revisão das 13h14min de 20 de janeiro de 2014
 | O artigo ou secção DDR3 SDRAM deverá ser fundido aqui. (desde setembro de 2013) Se discorda, discuta sobre esta fusão na página de discussão deste artigo. |
Synchronous dynamic random access memory (SDRAM) é uma memória de acesso dinâmico randômico (DRAM) que é sincronizada com o barramento do sistema,[1][2] ou mais precisamente, com a transição de subida do clock da placa-mãe[3]. Permite uma operação mais justa com a CPU pois o CPU saberá exatamente quando os dados estarão disponíveis.[1]
Diferente das memórias DRAM clássicas, que possuem uma interface assíncrona, e por isto respondem tão rápido quanto possível a mudanças nas entradas de controle, a SDRAM possui uma interface síncrona, significando que ela espera pelo sinal do clock antes de responder às entradas de comando e é portanto sincronizada com o barramento do sistema do computador.[4]
A mudança mais significativa, e a razão primária pela qual a SDRAM suplantou a RAM assíncrona, é o suporte a múltiplos bancos internos dentro de um chip DRAM.[4] Usando uns poucos bits de "endereço do banco" que acompanham cada comando, um segundo banco pode ser ativado e começar a ler dados enquanto a leitura do primeiro banco estiver em progresso.[4] Por alternar os bancos, um dispositivo SDRAM pode manter o barramento de dados continuamente ocupado, em uma forma que a DRAM assíncrona não pode.[4]
SDRAM é largamente usada em computadores; a partir da original SDRAM, mais gerações de DDR (ou DDR1) e então DDR2 e DDR3 entraram no mercado de massas, com a DDR4 atualmente sendo desenvolvida e prevendo-se estar disponível em 2013.[4]
Canalização
O clock é usado para dirigir uma máquina interna de estado finito que canaliza comandos que chegam.[4] A área de armazenamento de dados é dividida em vários bancos, permitindo ao chip trabalhar em vários comandos de acesso de memória de uma vez, intercalando entre os bancos separados.[4] Isto permite taxas de acesso a dados mais altas do quê as das DRAM assíncronas.[4]
Canalizar significa que o chip pode aceitar um novo comando antes dele terminar o processamento do anterior.[4] Em uma escrita canalizada, o comando de escrita pode ser imediatamente seguido por outro comando, sem esperar pela escrita dos dados na matriz de memória.[4] Em uma leitura canalizada, o dado requisitado aparece após um número fixo de ciclos de clock após o comando de leitura (latência), ciclos de clock durante os quais comandos adicionais podem ser enviados.[4] (Este atraso é chamado latência e é um importante parâmetro de performance a ser considerado quando se vai comprar SDRAM para um computador.)[4]
É capaz de ler linhas completas de memória e guardá-las em um cache interno (precharge), tornando muito rápidos os acessos a uma mesma linha.[1] Consegue esconder o tempo de precharge por utilizar uma arquitetura pipeline, que fornece o endereço da nova linha com antecedência, enquanto a linha anterior ainda está sendo lida.[1]
Tipos
- seca
- ↑ a b c d Nuno Cavaco Gomes Horta (2006/2007). «Arquitectura de Computadores» (PDF). Universidade Técnica de Lisboa. pp. 6,11. Consultado em 15 de setembro de 2013 Verifique data em:
|data=(ajuda) - ↑ «Uma Implementação de Hiper-Realismo Baseada em Sistema Embarcado» (PDF). 2 páginas. Consultado em 15 de setembro de 2013.
SDRAM (Synchronous Dynamic Random Access Memory)
- ↑ Sílvio Fernandes. «Arquitetura e Organização de Computadores» (PDF). Universidade Federal Rural do Semi-Árido. 47 páginas. Consultado em 15 de setembro de 2013
- ↑ a b c d e f g h i j k l «Dynamic RAMs From Asynchrounos to DDR4» (PDF) (em inglês). 11 páginas. Consultado em 15 de setembro de 2013