Ir para o conteúdo

Fotolitografia

Origem: Wikipédia, a enciclopédia livre.
Parte do wafertrack usado para ser iluminada com luz de 365 nm (ultravioleta)

A Fotolitografia (também denominada litografia óptica) é um processo que consiste na utilização de radiação luminosa para a transferência de um padrão para uma camada de fotorresiste (resina fotossensível) depositada sobre uma amostra, geralmente um substrato de silício (wafer). Trata-se de uma técnica fundamental na manufatura de circuitos integrados (CI).

O processo inicia-se com a aplicação de um material fotossensível, denominado fotorresiste, sobre o substrato. Em seguida, uma fotomáscara contendo o padrão desejado é posicionada sobre a camada de fotorresiste. A exposição à luz através da fotomáscara promove a incidência seletiva de radiação em determinadas regiões do material fotossensível. As áreas expostas sofrem modificações químicas que as tornam solúveis ou insolúveis em uma solução reveladora, dependendo do tipo de fotorresiste utilizado (positivo ou negativo). Após a etapa de revelação, o padrão é transferido ao substrato por meio de processos subsequentes, tais como corrosão (etching), deposição química em fase de vapor (CVD), deposição física em fase de vapor (PVD), galvanoplastia ou implantação iônica.

Os processos de fotolitografia podem ser classificados de acordo com o tipo de radiação empregada, incluindo litografia ultravioleta (UV), ultravioleta profunda (DUV), ultravioleta extrema (EUVL) e litografia por raios X. O comprimento de onda da radiação utilizada determina a dimensão mínima das estruturas que podem ser definidas no fotorresiste. Tradicionalmente, emprega-se radiação ultravioleta.

A fotolitografia constitui o método predominante na fabricação de semicondutores para circuitos integrados (ICs ou “chips”), como memórias de estado sólido e microprocessadores. A técnica possibilita a formação de padrões extremamente reduzidos, alcançando escalas de poucos nanômetros, com elevado grau de precisão dimensional e geométrica. Além disso, permite a padronização de toda a superfície de uma pastilha em uma única etapa, de maneira relativamente rápida e com custos competitivos. Em dispositivos integrados complexos, uma mesma pastilha pode ser submetida ao ciclo fotolitográfico dezenas de vezes, frequentemente até cerca de cinquenta iterações. A fotolitografia também desempenha papel central na microfabricação em geral, incluindo a produção de sistemas microeletromecânicos (MEMS). Entretanto, a técnica apresenta limitações, como a necessidade de superfícies altamente planas e condições operacionais extremamente limpas, características comuns aos processos de fabricação de semicondutores.

A fotolitografia constitui uma subclasse da microlitografia, termo abrangente que designa processos destinados à geração de filmes finos padronizados. Outras tecnologias inseridas nesse escopo incluem o uso de feixes de elétrons direcionáveis, nanoimpressão, litografia por interferência, métodos baseados em campos magnéticos e técnicas com sondas de varredura. Em um nível mais amplo, pode competir com abordagens baseadas em auto-organização direcionada de micro- e nanoestruturas.

Do ponto de vista conceitual, a fotolitografia compartilha princípios fundamentais com a fotografia, uma vez que o padrão no fotorresiste é formado pela exposição controlada à luz — seja por projeção óptica através de um sistema de lentes, seja por iluminação direta de uma máscara em contato com o substrato. A técnica pode ser compreendida como uma versão de alta precisão do método tradicional utilizado na produção de placas para impressão litográfica em papel. A denominação do processo decorre dessa analogia histórica; contudo, as etapas subsequentes apresentam maior semelhança com processos de corrosão química do que com a litografia clássica.

Fotorresistes convencionais são, em geral, constituídos por três componentes principais: uma resina (matriz polimérica), um agente sensibilizador e um solvente.

História

[editar | editar código]

Na década de 1820, Nicéphore Niépce inventou um processo fotográfico que utilizava o Betume da Judeia, um asfalto natural, como a primeira fotorresina. Um revestimento fino de betume sobre uma folha de metal, vidro ou pedra tornava-se menos solúvel onde era exposto à luz; as partes não expostas podiam então ser enxaguadas com um solvente adequado, expondo o material subjacente, que era então gravado quimicamente em um banho de ácido para produzir uma placa de impressão. A sensibilidade à luz do betume era muito baixa e eram necessárias exposições muito longas, mas, apesar da introdução posterior de alternativas mais sensíveis, o seu baixo custo e a excelente resistência a ácidos fortes prolongaram a sua vida comercial até ao início do século XX.

Em 1940, Oskar Süß criou uma fotorresina positiva utilizando diazonaftoquinona, que funcionava de maneira oposta: o revestimento era inicialmente insolúvel e tornava-se solúvel onde era exposto à luz.[1] Em 1954, Louis Plambeck Jr. desenvolveu a placa tipográfica polimérica Dycryl, que tornou o processo de fabricação de placas mais rápido.[2] O desenvolvimento de fotorresinas costumava ser realizado em lotes de wafers (processamento em lote) mergulhados em um banho de revelador, mas as ofertas de processos modernos realizam o desenvolvimento de um wafer de cada vez (processamento de wafer único) para melhorar o controle do processo.[3]

Em 1957, Jules Andrus patenteou um processo fotolitográfico para fabricação de semicondutores enquanto trabalhava no Bell Labs.[4][5] Ao mesmo tempo, Moe Abramson e Stanislaus Danko, do Signal Corps do Exército dos EUA, desenvolveram uma técnica para imprimir circuitos.[5]

Em 1952, os militares dos EUA designaram Jay W. Lathrop e James R. Nall, no National Bureau of Standards (mais tarde o Laboratório de Espoletas de Artilharia Diamond do Exército dos EUA, que eventualmente se fundiu para formar o atual Laboratório de Pesquisa do Exército), com a tarefa de encontrar uma maneira de reduzir o tamanho dos circuitos eletrônicos para melhor acomodar a fiação necessária no espaço limitado disponível dentro de uma espoleta de proximidade.[6] Inspirado pela aplicação de fotorresina, um líquido fotossensível usado para marcar os limites dos furos de rebites em asas de metal de aeronaves, Nall determinou que um processo semelhante poderia ser usado para proteger o germânio nos transistores e até mesmo padronizar a superfície com luz.[7] Durante o desenvolvimento, Lathrop e Nall tiveram sucesso na criação de um circuito integrado híbrido miniaturizado em 2D com transistores usando esta técnica.[6] Em 1958, durante a conferência do Grupo Profissional de Dispositivos Eletrônicos (PGED) do IRE em Washington, D.C., eles apresentaram o primeiro artigo a descrever a fabricação de transistores usando técnicas fotográficas e adotaram o termo "fotolitografia" para descrever o processo, marcando o primeiro uso publicado do termo para descrever a padronização de dispositivos semicondutores.[7][8]

Apesar do fato de que a fotolitografia de componentes eletrônicos diz respeito à gravação de duplicatas de metal, em vez de gravar pedras para produzir uma "matriz" como na impressão litográfica convencional, Lathrop e Nall escolheram o termo "fotolitografia" em vez de "fotogravação" (*photoetching*) porque o primeiro soava mais "tecnológico".[6] Um ano após a conferência, a patente de Lathrop e Nall sobre fotolitografia foi formalmente aprovada em 9 de junho de 1959.[9] A fotolitografia contribuiria mais tarde para o desenvolvimento dos primeiros CIs de semicondutores, bem como dos primeiros microchips.[6]

Processo

[editar | editar código]
Ilustração simplificada da gravação a seco usando fotorresiste positivo durante um processo de fotolitografia na microfabricação de semicondutores

Uma única iteração da fotolitografia combina várias etapas em sequência. Salas limpas modernas usam sistemas automatizados e robóticos de trilha de wafer (*wafer track*) para coordenar o processo.[10] O procedimento descrito aqui omite alguns tratamentos avançados, como agentes diluentes.[11] O processo de fotolitografia é realizado pela trilha de wafer e pelo *stepper*/scanner, e o sistema de trilha de wafer e o *stepper*/scanner são instalados lado a lado. Os sistemas de trilha de wafer também são conhecidos como sistemas de revestidor/revelador de wafer (*wafer coater/developer*), que desempenham as mesmas funções.[12][13] As trilhas de wafer (*wafer tracks*) são nomeadas após os "trilhos" usados para transportar os wafers dentro da máquina,[14] mas as máquinas modernas não usam trilhos.[13]

Limpeza

[editar | editar código]

Se contaminações orgânicas ou inorgânicas estiverem presentes na superfície do wafer, elas geralmente são removidas por tratamento químico úmido, por exemplo, o procedimento de limpeza RCA baseado em soluções contendo peróxido de hidrogênio. Outras soluções feitas com tricloroetileno, acetona ou metanol também podem ser usadas para limpeza.[15]

Preparação

[editar | editar código]

O wafer é inicialmente aquecido a uma temperatura suficiente para eliminar qualquer umidade que possa estar presente na superfície do wafer; 150 °C por dez minutos é suficiente. Wafers que estiveram em armazenamento devem ser limpos quimicamente para remover a contaminação. Um "promotor de adesão" líquido ou gasoso, como a Bis(trimetilsilil)amina ("hexametildissilazano", HMDS), é aplicado para promover a adesão da fotorresina ao wafer. A camada superficial de dióxido de silício no wafer reage com o HMDS para formar dióxido de silício trimetilado, uma camada altamente repelente de água (hidrofóbica), não muito diferente da camada de cera na pintura de um carro. Esta camada repelente de água impede que o revelador aquoso penetre entre a camada de fotorresina e a superfície do wafer, prevenindo, assim, o chamado descolamento (*lifting*) de pequenas estruturas de fotorresina no padrão (em revelação). Para garantir o desenvolvimento da imagem, é melhor cobri-lo e colocá-lo sobre uma placa de aquecimento e deixá-lo secar enquanto estabiliza a temperatura em 120 °C.[16]

Aplicação da fotorresina

[editar | editar código]

O wafer é coberto com líquido de fotorresina por revestimento por rotação (*spin coating*). Assim, a camada superior da resina é rapidamente ejetada da borda do wafer, enquanto a camada inferior ainda rasteja lentamente radialmente ao longo do wafer. Desta forma, qualquer "calombo" ou "cumeeira" de resina é removido, deixando uma camada muito plana. No entanto, filmes viscosos podem resultar em grandes cordões de borda (*edge beads*), que são áreas nas bordas do wafer ou da fotomáscara[17] com maior espessura da resina, cuja planarização tem limites físicos.[18] Frequentemente, a remoção do cordão de borda (EBR - *Edge bead removal*) é realizada, geralmente com um bocal, para remover esta resina extra, pois, caso contrário, poderia causar contaminação por partículas.[19][20][21] A espessura final também é determinada pela evaporação dos solventes líquidos da resina. Para recursos muito pequenos e densos (< 125 nm ou mais), são necessárias espessuras de resina mais baixas (< 0,5 mícron) para superar os efeitos de colapso em altas razões de aspecto; as razões de aspecto típicas são < 4:1.

O wafer revestido com fotorresina é então pré-cozido (*prebaked*) para expelir o excesso de solvente da fotorresina, tipicamente a 90 a 100 °C por 30 a 60 segundos em uma placa de aquecimento.[22] Um revestimento BARC (*Bottom Anti-Reflectant Coating* - Revestimento Antirreflexo Inferior) pode ser aplicado antes da aplicação da fotorresina, para evitar a ocorrência de reflexões sob a fotorresina e para melhorar o desempenho da fotorresina em nós de semicondutores menores, como 45 nm e abaixo.[23][24][25] Também existem Revestimentos Antirreflexo Superiores (TARCs - *Top Anti-Reflectant Coatings*).[26] A litografia EUV é única no sentido de que permite o uso de fotorresinas com óxidos metálicos.[27]

Exposição e revelação

[editar | editar código]

Após o pré-cozimento, a fotorresina é exposta a um padrão de luz intensa. A exposição à luz causa uma alteração química que permite que parte da fotorresina seja removida por uma solução especial, chamada de "revelador" por analogia com o revelador fotográfico. A fotorresina positiva, o tipo mais comum, torna-se solúvel no revelador quando exposta; com a fotorresina negativa, as regiões não expostas são solúveis no revelador.

Um cozimento pós-exposição (PEB - *post-exposure bake*) é realizado antes da revelação, tipicamente para ajudar a reduzir os fenômenos de onda estacionária causados pelos padrões de interferência destrutiva e construtiva da luz incidente. Na litografia ultravioleta profunda, utiliza-se a química de resina quimicamente amplificada (CAR - *chemically amplified resist*). Esta resina é muito mais sensível ao tempo, temperatura e atraso do PEB, pois a resina funciona criando ácido quando é atingida por fótons e, em seguida, sofre uma reação de "exposição" (criando ácido, tornando o polímero solúvel no revelador básico e realizando uma reação química catalisada por ácido) que ocorre principalmente no PEB.[28][29]

A química de revelação é aplicada em um centrifugador (*spinner*), semelhante à fotorresina. Originalmente, os reveladores frequentemente continham hidróxido de sódio (NaOH). No entanto, o sódio é considerado um contaminante extremamente indesejável na fabricação MOSFET porque degrada as propriedades isolantes dos óxidos de porta (especificamente, os íons de sódio podem migrar para dentro e para fora da porta, alterando a tensão de limiar do transistor e tornando-o mais difícil ou mais fácil de ligar ao longo do tempo). Reveladores isentos de íons metálicos, como o hidróxido de tetrametilamônio (TMAH), são usados atualmente. A temperatura do revelador pode ser rigidamente controlada usando mangueiras com camisa (parede dupla) com precisão de 0,2 °C.[3] O bocal que reveste o wafer com o revelador pode influenciar a quantidade de revelador necessária.[30][13]

O wafer resultante é então "curado" (*hard-baked*), se uma resina não quimicamente amplificada foi usada, tipicamente de 120 a 180 °C[31] por 20 a 30 minutos. A cura endurece a fotorresina restante, para criar uma camada protetora mais durável em futuras implantações iônicas, ataques químicos úmidos (*wet chemical etching*) ou ataques por plasma (*plasma etching*).

Desde a preparação até esta etapa, o procedimento de fotolitografia foi realizado por duas máquinas: o *stepper* ou scanner de fotolitografia, e o revestidor/revelador (*coater/developer*). As duas máquinas geralmente são instaladas lado a lado e estão "conectadas" (*linked*) juntas.[32][25][33]

Gravação, implantação

[editar | editar código]

Na gravação (*etching*), um agente químico líquido ("úmido") ou plasma ("seco") remove a camada mais superior do substrato nas áreas que não estão protegidas pela fotorresina. Na fabricação de semicondutores, geralmente são usadas técnicas de gravação seca (*dry etching*), pois podem ser tornadas anisotrópicas, a fim de evitar subgravações (*undercutting*) significativas do padrão da fotorresina. Isso é essencial quando a largura dos recursos a serem definidos é semelhante ou menor que a espessura do material sendo gravado (ou seja, quando a razão de aspecto se aproxima da unidade). Os processos de gravação úmida são geralmente de natureza isotrópica, o que é frequentemente indispensável para sistemas microeletromecânicos, onde estruturas suspensas devem ser "liberadas" da camada subjacente.

O desenvolvimento do processo de gravação seca anisotrópica de baixa defectividade permitiu que recursos cada vez menores, definidos fotolitograficamente na resina, fossem transferidos para o material do substrato.

Remoção da fotorresina

[editar | editar código]

Depois que uma fotorresina não é mais necessária, ela deve ser removida do substrato. Isso geralmente requer um "removedor de resina" (*resist stripper*) líquido, que altera quimicamente a resina para que ela não adira mais ao substrato. Alternativamente, a fotorresina pode ser removida por um plasma contendo oxigênio, que a oxida. Esse processo é chamado de limpeza por plasma (*plasma ashing*) e se assemelha à gravação seca. O uso do solvente 1-Metil-2-pirrolidona (NMP) para a fotorresina é outro método usado para remover uma imagem. Quando a resina tiver sido dissolvida, o solvente pode ser removido por aquecimento a 80 °C sem deixar resíduos.[34]

Sistemas de exposição ("impressão")

[editar | editar código]
A parte da trilha de wafer (*wafer track*) de um alinhador que usa luz ultravioleta de 365 nm

Sistemas de exposição normalmente produzem uma imagem no wafer usando uma fotomáscara. A fotomáscara bloqueia a luz em algumas áreas e permite que ela passe em outras. (A litografia sem máscara projeta um feixe preciso diretamente no wafer sem usar uma máscara, mas não é amplamente utilizada em processos comerciais.) Os sistemas de exposição podem ser classificados pela óptica que transfere a imagem da máscara para o wafer.

A fotolitografia produz estruturas de transistor de filme fino melhores do que a eletrônica impressa, devido a camadas impressas mais suaves, padrões menos ondulados e registro de eletrodo de dreno-fonte mais preciso.[35]

Contato e proximidade

[editar | editar código]

Um alinhador de contato, o sistema de exposição mais simples, coloca uma fotomáscara em contato direto com o wafer[36] e o expõe a uma luz uniforme. Um alinhador de proximidade deixa um pequeno espaço (*gap*) de cerca de 5 mícrons entre a fotomáscara e o wafer.[36] Em ambos os casos, a máscara cobre todo o wafer e padroniza simultaneamente cada matriz (*die*).

A impressão/litografia de contato é propensa a danificar tanto a máscara quanto o wafer,[36] e esta foi a principal razão pela qual foi abandonada na produção em alto volume. Tanto a litografia de contato quanto a de proximidade exigem que a intensidade da luz seja uniforme em todo o wafer e que a máscara se alinhe precisamente aos recursos já presentes no wafer. Como os processos modernos usam wafers cada vez maiores, essas condições tornam-se cada vez mais difíceis.

Processos de pesquisa e prototipagem frequentemente usam litografia de contato ou proximidade, pois utilizam hardware de baixo custo e podem alcançar alta resolução óptica. A resolução na litografia de proximidade é aproximadamente a raiz quadrada do produto do comprimento de onda pela distância do espaço (*gap*). Portanto, exceto pela litografia de projeção (veja abaixo), a impressão de contato oferece a melhor resolução, porque sua distância de espaço é aproximadamente zero (negligenciando a espessura da própria fotorresina). Além disso, a litografia de nanoimpressão pode reavivar o interesse nesta técnica familiar, especialmente porque o custo de propriedade deve ser baixo; no entanto, as deficiências da impressão de contato discutidas acima permanecem como desafios.

Projeção

[editar | editar código]

A litografia de integração em altíssima escala (VLSI) usa sistemas de projeção. Ao contrário das máscaras de contato ou proximidade, que cobrem um wafer inteiro, as máscaras de projeção (conhecidas como "retículos") mostram apenas uma matriz ou um arranjo de matrizes (conhecido como "campo") em uma porção do wafer por vez. Sistemas de exposição de projeção (*steppers* ou scanners) projetam a máscara no wafer muitas vezes, mudando a posição do wafer a cada projeção, para criar o padrão completo, padronizando totalmente o wafer. A diferença entre *steppers* e scanners é que, durante a exposição, um scanner move a fotomáscara e o wafer simultaneamente, enquanto um *stepper* move apenas o wafer. Alinhadores de máscara de contato, proximidade e projeção precederam os *steppers*[37][38] e não movem a fotomáscara nem o wafer durante a exposição e usam máscaras que cobrem todo o wafer. Scanners de litografia de imersão usam uma camada de água ultrapura entre a lente e o wafer para aumentar a resolução. Uma alternativa à fotolitografia é a litografia de nanoimpressão. O tamanho máximo da imagem que pode ser projetada em um wafer é conhecido como limite do retículo.

Fotomáscaras

[editar | editar código]

A imagem para a máscara origina-se de um arquivo de dados computadorizado. Este arquivo de dados é convertido em uma série de polígonos e gravado em um quadrado de substrato de quartzo fundido coberto com uma camada de cromo, utilizando um processo fotolitográfico.

Um feixe de laser (escritor de laser) ou um feixe de elétrons (escritor de feixe de elétrons ou e-beam writer) é usado para expor o padrão definido pelo arquivo de dados e percorre a superfície do substrato de forma vetorial ou por varredura matricial (raster). Onde a fotorresina na máscara é exposta, o cromo pode ser removido por ataque químico, deixando um caminho livre para a luz de iluminação no sistema stepper/scanner passar.

Resolução em sistemas de projeção

[editar | editar código]
A iluminação fluorescente filtrada, LED amarelo ou iluminação de sódio de baixa pressão em salas limpas de fotolitografia não contém luz ultravioleta ou azul para evitar a exposição das fotorresinas. O espectro de luz emitido por tais luminárias dá a praticamente todos esses espaços uma cor amarela brilhante
Espectro de ordem de difração com coerência parcial. O espectro de ordem de difração (até a 3ª ordem) de um padrão de linha-espaço (passo < 3 comprimentos de onda/NA) é mostrado com cores diferentes indicando diferentes ângulos de iluminação em um cenário de coerência parcial

A capacidade de projetar uma imagem nítida de um pequeno recurso no wafer é limitada pelo comprimento de onda da luz utilizada e pela capacidade do sistema de lentes de redução em capturar ordens de difração suficientes da máscara iluminada. As ferramentas de fotolitografia de ponta atuais usam luz ultravioleta profunda (DUV) de lasers de excímero com comprimentos de onda de 248 (KrF) e 193 (ArF) nm (a tecnologia de litografia dominante hoje é, portanto, também chamada de "litografia de laser de excímero"), que permitem tamanhos mínimos de recursos de até 50 nm. A litografia de laser de excímero desempenhou, assim, um papel crítico no avanço contínuo da Lei de Moore nos últimos 20 anos (veja abaixo[39]).

O tamanho mínimo do recurso que um sistema de projeção pode imprimir é dado aproximadamente por:

onde é o tamanho mínimo do recurso (também chamado de dimensão crítica, target design rule ou "half-pitch"), é o comprimento de onda da luz utilizada e é a abertura numérica da lente conforme vista do wafer.

(comumente chamado de fator k1) é um coeficiente que encapsula fatores relacionados ao processo e normalmente é igual a 0,4 para produção. ( é, na verdade, uma função de fatores do processo, como o ângulo da luz incidente em um retículo e a distribuição da intensidade da luz incidente. Ele é fixo por processo.) O tamanho mínimo do recurso pode ser reduzido diminuindo este coeficiente através da litografia computacional.

Impacto da direção de iluminação. A iluminação axial fornece maior contraste, mas apenas a iluminação fora de eixo resolve o menor passo (pitch)
O critério de Rayleigh define a separação mínima para preservar a distância entre dois pontos na imagem projetada

De acordo com esta equação, os tamanhos mínimos de recursos podem ser diminuídos reduzindo o comprimento de onda e aumentando a abertura numérica (para obter um feixe focado mais estreito e um tamanho de ponto menor). No entanto, este método de design encontra uma restrição conflitante. Em sistemas modernos, a profundidade de foco também é uma preocupação:

Aqui, é outro coeficiente relacionado ao processo. A profundidade de foco restringe a espessura da fotorresina e a profundidade da topografia no wafer. O Polimento químico-mecânico é frequentemente usado para achatar a topografia antes das etapas litográficas de alta resolução.

Da óptica clássica, k1 = 0,61 pelo critério de Rayleigh.[40] A imagem de dois pontos separados por menos de 1,22 comprimento de onda/NA não manterá essa separação, mas será maior devido à interferência entre os discos de Airy dos dois pontos. Deve-se lembrar também, porém, que a distância entre dois recursos também pode mudar com o desfoque.[41]

A iluminação pode impactar significativamente o passo aparente da imagem do mesmo objeto (um par de linhas brilhantes neste caso)
Bordas retas de recursos encurtados são distorcidas em bordas curvadas conforme o passo é reduzido em ambas as direções
Largura da lacuna vs. meio-passo (half-pitch). Quanto mais apertado o passo da linha, maior a lacuna entre as extremidades das linhas (perpendicularmente ao passo)

A resolução também não é trivial em um contexto bidimensional. Por exemplo, um passo de linha mais apertado resulta em lacunas mais largas (na direção perpendicular) entre as extremidades das linhas.[42][43] Mais fundamentalmente, bordas retas tornam-se arredondadas para recursos retangulares encurtados, onde os passos x e y estão próximos do limite de resolução.[44][45][46][47]

Para nós avançados, o desfoque (blur), em vez do comprimento de onda, torna-se o principal fator limitador da resolução. O passo mínimo é dado pelo sigma de desfoque / 0,14.[48] O desfoque é afetado pela dose[49][50][51] bem como pelo rendimento quântico,[52] levando a um compromisso (tradeoff) com defeitos estocásticos, no caso do EUV.[53][54][55]



Profundidade de foco

[editar | editar código]

Além da resolução, a profundidade de foco (DoF — depth of focus) é outra métrica fundamental em sistemas de litografia. A profundidade de foco é inversamente proporcional ao quadrado da abertura numérica (NA) em sistemas de litografia de projeção.[56] Estruturas periódicas podem ser iluminadas para aumentar grandemente a profundidade de foco, por exemplo, a geração de imagens por dois feixes para um passo (pitch) de linha fixo. Por outro lado, recursos não periódicos, como lacunas entre pontas (tip-to-tip gaps), podem limitar severamente a profundidade de foco, restringindo o quanto podem ser reduzidos; isso efetivamente limita a resolução mais do que o passo mínimo.[57]

Efeitos estocásticos

[editar | editar código]
Os recursos gerados por DUV (esquerda) apresentam muito menos variabilidade na posição das bordas do que aqueles gerados por EUV (direita)

Como a luz consiste em fótons, em doses baixas, a qualidade da imagem depende fundamentalmente do número de fótons. Isso afeta o uso da litografia ultravioleta extrema ou EUVL, que é limitada ao uso de doses baixas, da ordem de 20 fótons/nm2.[58] Isso se deve ao menor número de fótons para a mesma dose de energia em um comprimento de onda mais curto (maior energia por fóton). Com menos fótons compondo a imagem, ocorre ruído no posicionamento das bordas.[59]

Os fótons são divididos entre vários pontos de origem. Os fótons que compõem a dose de exposição são divididos igualmente entre os pontos de origem (dois são mostrados aqui) que estão posicionados dentro da pupila

Os efeitos estocásticos tornam-se mais complicados em padrões de passo (pitch) maior, com mais ordens de difração e utilizando mais pontos de origem de iluminação.[60][61]

Elétrons secundários na litografia EUV agravam as características estocásticas.[62]

Métodos experimentais

[editar | editar código]

A fotolitografia tem desafiado as previsões sobre o seu fim há muitos anos. Por exemplo, no início da década de 1980, muitos na indústria de semicondutores passaram a acreditar que recursos menores que 1 mícron não poderiam ser impressos de forma óptica. Técnicas modernas que utilizam a litografia por laser de excímero já imprimem recursos com dimensões que são uma fração do comprimento de onda da luz utilizada — um feito óptico impressionante. Novas técnicas, como a litografia de imersão, fotorresina de tom duplo (*dual-tone resist*) e padronização múltipla (*multiple patterning*), continuam a melhorar a resolução da litografia de 193 nm. Enquanto isso, pesquisas atuais exploram alternativas ao UV convencional, como a litografia por feixe de elétrons, litografia por raios X, litografia ultravioleta extrema e litografia por projeção de íons. A litografia ultravioleta extrema entrou em uso na produção em massa em 2018 pela Samsung[63] e outros fabricantes seguiram o exemplo.

A litografia por feixe de elétrons massivamente paralela foi explorada como uma alternativa à fotolitografia e testada pela TSMC, mas não obteve sucesso; a tecnologia do principal desenvolvedor da técnica, a MAPPER, foi adquirida pela ASML, embora a litografia por feixe de elétrons tenha sido usada, em dado momento, na produção de chips pela IBM.[64][65] A litografia por feixe de elétrons é usada apenas em aplicações de nicho, como a produção de fotomáscaras.[66][67][68][69][70]

Ver também

[editar | editar código]

Referências

  1. ↑ Willson, C. G.; Dammel, R. R.; Reiser, A. (1997). «Photoresist materials: A historical perspective». In: Tarascon-Auriol, Regine G. Advances in Resist Technology and Processing XIV. Col: Proceedings of the SPIE. 3049. [S.l.: s.n.] p. 28. Bibcode:1997SPIE.3049...28W. doi:10.1117/12.275826
  2. ↑ «Lithography»
  3. 1 2 Levinson, Harry J. (2005). Principles of Lithography. [S.l.]: SPIE Press. ISBN 9780819456601
  4. ↑
  5. 1 2 Stein, Eric (1 de janeiro de 2018). «Fiction in the Integrated Circuit». TWU Master's Thesis: 49–50. Cópia arquivada em 6 de junho de 2024
  6. 1 2 3 4 Lathrop, Jay W. (2013). «The Diamond Ordnance Fuze Laboratory's Photolithographic Approach to Microcircuits». IEEE Annals of the History of Computing (em inglês). 35 (1): 48–55. Bibcode:2013IAHC...35a..48L. doi:10.1109/MAHC.2011.83
  7. 1 2 Weightman, Gavin (2015). Eureka: How Invention Happens. [S.l.]: Yale University Press. pp. 178–179. ISBN 978-0300192087
  8. ↑ «Jay W. Lathrop | Computer History Museum». www.computerhistory.org (em inglês). Consultado em 18 de junho de 2018. Cópia arquivada em 18 de junho de 2018
  9. ↑ Lécuyer, Christophe (2010). Makers of the Microchip: A Documentary History of Fairchild Semiconductor. [S.l.]: The MIT Press. ISBN 978-0262014243
  10. ↑ Handbook of Integrated Circuit Industry. [S.l.]: Springer. 27 de novembro de 2023. ISBN 978-981-99-2836-1. Cópia arquivada em 16 de janeiro de 2026
  11. ↑ Jaeger, Richard C. (2002). «Lithography». Introduction to Microelectronic Fabrication 2nd ed. Upper Saddle River: Prentice Hall. ISBN 978-0-201-44494-0
  12. ↑ Clark, Benjamin L.; Kocsis, Michael; Greer, Michael; Grenville, Andrew; Saito, Takashi; Huli, Lior; Farrell, Richard; Hetzer, David; Hu, Shan; Matsumoto, Hiroie; Metz, Andrew; Kawakami, Shinchiro; Matsunaga, Koichi; Enomoto, Masashi; Lauerhaas, Jeffrey; Ratkovich, Anthony; Dekraker, David (2015). «Coater/Developer process integration of metal-oxide based photoresist». In: Wallow, Thomas I.; Hohle, Christoph K. Advances in Patterning Materials and Processes XXXII. 9425. [S.l.: s.n.] pp. 355–361. doi:10.1117/12.2085982
  13. 1 2 3 Handbook of VLSI Microlithography, 2nd Edition. [S.l.]: Cambridge University Press. Abril de 2001. ISBN 9780080946801
  14. ↑ Proceedings of the Seventh Symposium on Automated Integrated Circuits Manufacturing. [S.l.]: The Electrochemical Society. 1992. ISBN 9781566770040. Cópia arquivada em 16 de janeiro de 2026
  15. ↑ Zhao, X-A; Kolawa, E; Nicolet, M-A (1986). «Reactions of thin metal films with crystalline and amorphous Al2O3». Journal of Vacuum Science & Technology A: Vacuum, Surfaces, and Films. 4 (6): 3139. Bibcode:1986JVSTA...4.3139Z. doi:10.1116/1.573642. Cópia arquivada em 7 de junho de 2023 Parâmetro desconhecido |url-acesso= ignorado (ajuda)
  16. ↑ «Semiconductor Lithography (Photolithography) - The Basic Process». Cópia arquivada em 20 de maio de 2026
  17. ↑ Jamieson, Andrew; Dam, Thuc; Baik, Ki-Ho; Duerksen, Ken; Eidson, Elie; Akai, Keiji; Hisano, Kazuya; Kohama, Norifumi; Machidori, Shinichi (20 de maio de 2006). «The design and qualification of the TEL CLEAN TRACK ACT M photomask coating tool at Intel». In: Hoga, Morihisa. Photomask and Next-Generation Lithography Mask Technology XIII. 6283. [S.l.]: SPIE. pp. 471–478. doi:10.1117/12.681751 – via www.spiedigitallibrary.org
  18. ↑ Arscott, Steve (8 de janeiro de 2020). «The limits of edge bead planarization and surface levelling in spin-coated liquid films». Journal of Micromechanics and Microengineering. 30 (2). 025003 páginas. Bibcode:2020JMiMi..30b5003A. doi:10.1088/1361-6439/ab60be. hdl:20.500.12210/44092. Cópia arquivada em 28 de abril de 2026 Parâmetro desconhecido |hdl-acesso= ignorado (ajuda)
  19. ↑ Handbook of Integrated Circuit Industry. [S.l.]: Springer. 27 de novembro de 2023. ISBN 978-981-99-2836-1. Cópia arquivada em 4 de setembro de 2025
  20. ↑ Reiter, Tamas; McCann, Michael; Connolly, James; Haughey, Sean (2022). «An Investigation of Edge Bead Removal Width Variability, Effects and Process Control in Photolithographic Manufacturing». IEEE Transactions on Semiconductor Manufacturing. 35 (1): 60–66. Bibcode:2022ITSM...35...60R. doi:10.1109/TSM.2021.3129770
  21. ↑ Wei, Yayi; Brainard, Robert (19 de fevereiro de 2009). «Process Steps in the Track». Advanced Processes for 193-nm Immersion Lithography. PM189. [S.l.: s.n.] pp. 19–52. ISBN 978-0-8194-7557-2. doi:10.1117/3.820233.ch2 – via www.spiedigitallibrary.org
  22. ↑ Wang, Yangyuan; Chi, Min-Hwa; Lou, Jesse Jen-Chung; Chen, Chun-Zhang (27 de novembro de 2023). Handbook of Integrated Circuit Industry. [S.l.]: Springer Nature. ISBN 978-981-99-2836-1 – via Google Books
  23. ↑ Microlithography: Science and Technology, Second Edition. [S.l.]: CRC Press. 3 de outubro de 2018. ISBN 9781420051537
  24. ↑ Hiroi, Yoshiomi; Kishioka, Takahiro; Sakamoto, Rikimaru; Maruyama, Daisuke; Ohashi, Takuya; Ishida, Tomohisa; Kimura, Shigeo; Sakaida, Yasushi; Watanabe, Hisayuki (2007). «BARC (Bottom anti-reflective coating) for immersion process». In: Lin, Qinghuang. Advances in Resist Materials and Processing Technology XXIV. 6519. [S.l.: s.n.] pp. 731–740. doi:10.1117/12.711305
  25. 1 2 Wakamizu, Shinya; Kyouda, Hideharu; Nakano, Katsushi; Fujiwara, Tomoharu (2008). «193-nm immersion lithography for high volume manufacturing using novel immersion exposure tool and coater/Developer system». In: Chen, Alek C.; Lin, Burn; Yen, Anthony. Lithography Asia 2008. 7140. [S.l.: s.n.] pp. 819–826. doi:10.1117/12.804675
  26. ↑ Wei, Yayi; Brainard, Robert L. (1 de janeiro de 2009). Advanced Processes for 193-nm Immersion Lithography. [S.l.]: SPIE Press. ISBN 978-0-8194-7557-2 – via Google Books
  27. ↑ «Resist Development for High-NA EUV - Read more on SemiWiki». 25 de fevereiro de 2024. Cópia arquivada em 8 de maio de 2026
  28. ↑ Nalamasu, Omkaram; et al. «An Overview of Resist Processing for DUV Photolithography». Cópia arquivada em 14 de janeiro de 2026
  29. ↑ LaPedus, Mark (19 de março de 2018). «EUV's New Problem Areas». Semiconductor Engineering. Cópia arquivada em 3 de maio de 2026
  30. ↑ Wang, Han; Ning, Feng; Xu, Qiang; Liu, Xue-Ping (2015). «A summary of the current development of developing technology in the field of integrated circuit manufacturing». Proceedings of the 3rd International Conference on Mechatronics, Robotics and Automation. 15. [S.l.: s.n.] ISBN 978-94-62520-76-9. doi:10.2991/ICMRA-15.2015.256
  31. ↑ «Techniques - lithography | Core Facilities». cores.research.asu.edu. Consultado em 4 de fevereiro de 2020. Cópia arquivada em 27 de fevereiro de 2026
  32. ↑ Fujiwara, Tomoharu; Shiraishi, Kenichi; Tanizaki, Hirokazu; Ishii, Yuuki; Kyoda, Hideharu; Yamamoto, Taro; Ishida, Seiki (2006). «Wafer management between coat/Developer track and immersion lithography tool». In: Flagello, Donis G. Optical Microlithography XIX. Col: Proceedings of the SPIE. 6154. [S.l.: s.n.] pp. 1553–1562. doi:10.1117/12.656303
  33. ↑ Advanced Processes for 193-nm Immersion Lithography. [S.l.]: SPIE Press. 2009. ISBN 9780819475572. Cópia arquivada em 15 de janeiro de 2026
  34. ↑ «AN-Methyl-2-Pyrrolidone» (PDF)
  35. ↑ Noh, Jinsoo; Jung, Minhoon; Jung, Younsu; Yeom, Chisun; Pyo, Myoungho; Cho, Gyoujin (abril de 2015). «Key Issues With Printed Flexible Thin Film Transistors and Their Application in Disposable RF Sensors». Proceedings of the IEEE. 103 (4): 554–566. ISSN 0018-9219. doi:10.1109/JPROC.2015.2410303 Parâmetro desconhecido |doi-acesso= ignorado (ajuda)
  36. 1 2 3 «Canon PLA 501F/FA Proximity Aligner». Cópia arquivada em 27 de abril de 2026
  37. ↑ «GCA Mann 4800 Direct Step on Wafer». Chip History (em inglês). Consultado em 30 de dezembro de 2023. Cópia arquivada em 22 de abril de 2026
  38. ↑ «Perkin-Elmer Series 100 Projection Scanning Aligners». Cópia arquivada em 15 de abril de 2026
  39. ↑ La Fontaine, B., "Lasers and Moore's Law", SPIE Professional, out. 2010, p. 20; http://spie.org/x42152.xml
  40. ↑ «Lithography Resolution Limits: Paired Features»
  41. ↑ «Impact of Defocus and Illumination on Imaging of Pitch». Cópia arquivada em 19 de abril de 2026
  42. ↑ «How Line Cuts Became Necessary». Cópia arquivada em 20 de abril de 2026
  43. ↑ M. Eurlings et al., Proc. SPIE 4404, 266 (2001).
  44. ↑ «1D vs 2D Patterning Limits in Advanced Lithography». YouTube. 29 de agosto de 2021
  45. ↑ «Vanishing of Half the Fourier Coefficients in Staggered Arrays». YouTube. 10 de outubro de 2021. Cópia arquivada em 15 de novembro de 2025
  46. ↑ «Pitch Walking From Corner Rounding in Lithography». 31 de março de 2022 – via www.youtube.com
  47. ↑ E. S. Wu et al., J. Microlith., Microfab., Microsyst. 4, 023009 (2005).
  48. ↑ «Blur not Wavelength Determines Resolution at Advanced Nodes»
  49. ↑ A. Narasimhan et al., Proc. SPIE 9422, 942208 (2015).
  50. ↑ P. de Schepper et al., Proc. SPIE 9425, 942507 (2015).
  51. ↑ Ma, J. H.; Naulleau, P.; Ahmed, M.; Kostko, O. (2020). «Determination of effective attenuation length of slow electrons in polymer films». Journal of Applied Physics. 127 (24): 245301. Bibcode:2020JAP...127x5301M. OSTI 1782149. doi:10.1063/5.0007163Acessível livremente
  52. ↑ «Resolution, LER, and Sensitivity Limitations of Photoresist» (PDF)
  53. ↑ P. De Bisschop e E. Hendrickx, Proc. SPIE 10583, 105831K (2018).
  54. ↑ «Revisiting EUV Lithography: Post-Blur Stochastic Distributions». Cópia arquivada em 26 de abril de 2026
  55. ↑ A. De Silva et al., Proc. SPIE 10957, 109570F (2019).
  56. ↑ [J. van Schoot et al., J. Micro/Nanopattern. Mater. Metrol. 24, 011009 (2025)
  57. ↑ Tip-to-Tip Limitations on Depth-of-Focus: When Higher NA Does Not Help
  58. ↑ «The Stochastic Behavior of Optical Images and Its Impact on Resolution». www.linkedin.com. Cópia arquivada em 13 de abril de 2026
  59. ↑ «Stochastic Origins of EUV Feature Edge Roughness». Cópia arquivada em 28 de abril de 2026
  60. ↑ «The Need for Low Pupil Fill in EUV Lithography». 7 de agosto de 2023. Cópia arquivada em 6 de agosto de 2020
  61. ↑ «The Stochastic Variation of EUV Source Illumination». Cópia arquivada em 17 de abril de 2026
  62. ↑ «Stochastic Characteristics of DUV vs. EUV Lithography». 17 de setembro de 2023. Cópia arquivada em 22 de fevereiro de 2026 – via www.youtube.com
  63. ↑ «Samsung Elec becomes world's 1st to use EUV at 7nm process - Pulse by Maeil Business News Korea». Cópia arquivada em 12 de novembro de 2023
  64. ↑ «Maskless Lithography: A recurring dream». Cópia arquivada em 19 de abril de 2026
  65. ↑ Pfeiffer, Hans C. (2010). «Direct write electron beam lithography: A historical overview». In: Montgomery, M. Warren; Maurer, Wilhelm. Photomask Technology 2010. Col: Proceedings of the SPIE. 7823. [S.l.: s.n.] Bibcode:2010SPIE.7823E..16P. doi:10.1117/12.868477
  66. ↑ «MAPPER: High Throughput Maskless Lithography». Janeiro de 2009. pp. 1–5. Cópia arquivada em 12 de abril de 2025
  67. ↑ Weiland, Marco. «MAPPER: High throughput Maskless Lithography» (PDF). cea.fr. Cópia arquivada (PDF) em 8 de janeiro de 2025
  68. ↑ «Manufacturing Bits: Feb. 5». 5 de fevereiro de 2019
  69. ↑ «Leti receives Mapper 300-mm e-beam lithography platform». 21 de julho de 2009. Cópia arquivada em 30 de janeiro de 2026
  70. ↑ «MAPPER and TSMC Take Next Step in Exploring Multiple E-beam Lithography for IC Manufacturing at 22 nanometer node and Beyond». Cópia arquivada em 28 de março de 2025

Ligações externas

[editar | editar código]
Ícone de esboço Este artigo sobre eletrônica é um esboço. Você pode ajudar a Wikipédia expandindo-o.
Obtida de "https://pt.wikipedia.org/w/index.php?title=Fotolitografia&oldid=72656273"