Usuário:Elder N/Testes/Predefinições necessárias EPYC (tradução em progresso)

https://pt.wikipedia.org/wiki/Predefini%C3%A7%C3%A3o:AMD_Epyc_s%C3%A9rie_9004

https://en.wikipedia.org/wiki/Template:AMD_Epyc_9004_Genoa

Recursos comuns das CPUs EPYC Embedded série 3000:

• Socket: SP4 (modelos 31xx e 32xx usam pacote SP4r2).
• Todas as CPUs suportam ECC DDR4-2666 no modo dual-channel (3201 suporta apenas DDR4-2133), enquanto os modelos 33xx e 34xx suportam o modo quad-channel.
• Cache L1: 96 KB (32 KB de dados + 64 KB de instruções) por núcleo.
• Cache L2: 512 KB por núcleo.
• Todas as CPUs suportam 32 pistas PCIe 3.0 por CCD (máximo de 64 pistas).
• Processo de fabricação: GlobalFoundries 14 nm.

Modelo	Cores (threads)	Taxa de clock (GHz)			Cache L3 (total)	TDP	Chiplets	Core config	Data de lançamento
		Base	Boost
			All-core	Max
3101	4 (4)	2.1	2.9	2.9	8 MB	35 W	1 x CCD	1 × 4	21 de fevereiro de 2018
3151	4 (8)	2.7			16 MB	45 W		2 × 2
3201	8 (8)	1.5	3.1	3.1		30 W		2 × 4
3251	8 (16)	2.5				55 W
3255						25–55 W			dezembro de 2018
3301	12 (12)	2.0	2.15	3.0	32 MB	65 W	2 x CCD	4 × 3	21 de fevereiro de 2018
3351	12 (24)	1.9	2.75			60–80 W
3401	16 (16)	1.85	2.25			85 W		4 × 4
3451	16 (32)	2.15	2.45			80–100 W

Documentação

Referências

Estas referências aparecem no artigo, mas esta lista aparece apenas nesta página.

2024-05-23

Modelo	Preço (USD)	Fab	Chiplets	Cores (Thread)	Core config	Taxa de clock (GHz)		Cache			Socket & dimensionamento	TDP
						Base	Boost	L1	L2	L3

Modelo	Fab	Cores (Thread)	Chiplets	Core config	Taxa de clock (GHz)		Cache (MB)			Socket	Contagem de Socket	Pistas PCIe 5.0	Suporte de memória	TDP	Data de lançamento	Preço (USD)
					Base	Boost	L1	L2	L3				DDR5 ECC