SDRAM

SDR SDRAM.

DDR SDRAM.

Synchronous dynamic random-access memory (memória de acesso aleatório dinâmica síncrona, SDRAM) é uma memória de acesso dinâmico randômico (DRAM) que é sincronizada com o barramento do sistema ou, mais precisamente, com a transição de subida do clock da placa-mãe. Permite uma operação mais justa com a CPU pois a CPU saberá exatamente quando os dados estarão disponíveis.

Diferente das memórias DRAM clássicas, que possuem uma interface assíncrona, e por isto respondem tão rápido quanto possível a mudanças nas entradas de controle, a SDRAM possui uma interface síncrona, significando que ela espera pelo sinal do clock antes de responder às entradas de comando e é portanto sincronizada com o barramento do sistema do computador.

A mudança mais significativa, e a razão primária pela qual a SDRAM suplantou a RAM assíncrona, é o suporte a múltiplos bancos internos dentro de um chip DRAM. Usando uns poucos bits de "endereço do banco" que acompanham cada comando, um segundo banco pode ser ativado e começar a ler dados enquanto a leitura do primeiro banco estiver em progresso. Por alternar os bancos, um dispositivo SDRAM pode manter o barramento de dados continuamente ocupado, em uma forma que a DRAM assíncrona não pode.

SDRAM é largamente usada em computadores; a partir da original SDRAM, mais gerações de DDR (ou DDR1) e então DDR2, DDR3 e DDR4 entraram no mercado de massas, com a DDR5 atualmente sendo desenvolvida e prevendo-se estar disponível em 2022.

Canalização

O clock é usado para dirigir uma máquina interna de estado finito que canaliza comandos que chegam. A área de armazenamento de dados é dividida em vários bancos, permitindo ao chip trabalhar em vários comandos de acesso de memória de uma vez, intercalando entre os bancos separados. Isto permite taxas de acesso a dados mais altas do quê as das DRAM assíncronas.

Canalizar significa que o chip pode aceitar um novo comando antes dele terminar o processamento do anterior. Em uma escrita canalizada, o comando de escrita pode ser imediatamente seguido por outro comando, sem esperar pela escrita dos dados na matriz de memória. Em uma leitura canalizada, o dado requisitado aparece após um número fixo de ciclos de clock após o comando de leitura (latência), ciclos de clock durante os quais comandos adicionais podem ser enviados. (Este atraso é chamado latência e é um importante parâmetro de performance a ser considerado quando se vai comprar SDRAM para um computador.)

É capaz de ler linhas completas de memória e guardá-las em um cache interno (precharge), tornando muito rápidos os acessos a uma mesma linha. Consegue esconder o tempo de precharge por utilizar uma arquitetura pipeline, que fornece o endereço da nova linha com antecedência, enquanto a linha anterior ainda está sendo lida.

Tipos

• SDR SDRAM (Single data rate SDRAM): forma síncrona de DRAM;
• DDR SDRAM (Double data rate SDRAM): forma de SDRAM desenvolvida posteriormente, usada para memórias de computador iniciando em 2000. Versões subsequentes são numeradas sequencialmente (DDR2, DDR3, etc.). DDR SDRAM internamente realiza acessos de dupla largura de acordo com a taxa de clock, e usa uma taxa dupla de dados para transferir uma metade em cada transição do clock. DDR2 e DDR3 aumentaram este fator para 4× e 8×, respectivamente, entregando bursts de 4 palavras e 8 palavras a cada 2 e 4 ciclos de clock, respectivamente. A taxa de acesso interno é praticamente inalterada (200 milhões por segundo para memórias DDR-400, DDR2-800 e DDR3-1600), mas cada acesso transfere mais dados;

DDR2 usam o encapsulamento FBGA (Fine pitch Ball Grid Array), derivado do BGA (Ball Grid Array), enquanto as DDR's utilizam, em geral, TSOP (Thin Small-Outline Package). Apesar disso, a DDR2 é apontada como o novo padrão para as futuras memórias RAM, por conservar o custo benefício das antigas memórias DDR. Contudo, as novas memórias XDR da Rambus prometem muita performance.