SuperH

Origem: Wikipédia, a enciclopédia livre.
Ir para: navegação, pesquisa

SuperH (ou SH) é uma arquitetura de microcontroladores e microprocessadores. O núcleo SuperH é fundamentalmente uma arquitetura RISC encontrada em uma grande quantidade de sistemas embarcados.

Hitachi SH3


História[editar | editar código-fonte]

A arquitetura SuperH foi criada pela Hitachi no início da década de 1990 para suceder o H8. O SH-1 e o SH-2 foram utilizados nos videogames Sega Saturn e Sega 32X e possuem instruções de 16 bits com o objetivo de ter maior densidade que instruções de 32 bits, isso era um beneficio devido ao alto custo das memorias.

Após alguns anos, o SH-3 passou a fazer parte da família de microprocessadores SuperH, nele foram incluídos um outro conceito de interrupção, uma unidade de gerenciamento de memoria e uma modificação no conceito de cache. O SH-3 também possui uma extensão de DSP que foi nomeado SH-3-DSP.

Entre 1994 e 1996, 35.1mi de dispositivos SuperH haviam sido vendidos pelo mundo[1] .

Em 1998 a Hitachi desenvolveu o SH-4 para o videogame Sega Dreamcast. Os destaques do SH-4 foram uma arquitetura superescalar (2-way) de execução de instruções e uma unidade de execução em ponto flutuante. No início de 2001 a Hitachi juntamente com a STMicroelectronics fundou a SuperH Inc, que além de licenciar o SH-4 para outras empresas estava desenvolvendo o SH-5, que seria o primeiro microprocessador da SuperH Inc de 64 bits, porém, em 2004 a SuperH Inc vendeu a patente dos microprocessadores para a Renesas Technology, que passou a ser chamada de Renesas Electronics em 2010.

O SH-5 possui dois modos de operação: o SHcompact é equivalente ao conjunto de instruções do SH-4. O diferencial é o SHmedia que utiliza instruções de 32 bits, possui sessenta e quatro registradores de 64 bits e paralelismo SIMD.

A evolução da arquitetura SuperH continua, o ultimo passo revolucionário ocorreu em 2003, onde os núcleos do SH-2 até o SH-4 foram unificados em um núcleo superescalar denominado SH-X, que forma uma espécie de conjunto de instruções das arquiteturas anteriores.

Atualmente, os microprocessadores SuperH pertencem a Renesas Electronics, uma fusão dos grupos de semicondutores Hitachi e Mitsubish.


Modelos da arquitetura SuperH[editar | editar código-fonte]

  • SH-1 - usado em microcontroladores para aplicações embarcadas (leitores de CD-ROM, eletrodomésticos, etc).
  • SH-2 - usado em microcontroladores que requerem alto desempenho, também utilizado no setor automotivo (unidade de controle do motor), aplicações de redes e videogames.
  • SH-2A - é uma extensão do SH-2 com algumas instruções adicionais, porém a maior modificação foi a capacidade de executar mais que uma instrução em um único ciclo (superescalar) e dois pipelines de cinco estágios. É robusto na aplicação da unidade de controle do motor, som automotivo, etc.
  • SH-DSP - inicialmente desenvolvido para o mercado de telefonia móvel, usado mais tarde em muitas aplicações de consumo que exigem desempenho DSP para a compressão JPEG.
  • SH-3 - usado para aplicações móveis e portáteis, tais como a Jornada, forte em aplicações de Windows CE e por muitos anos nos GPSs.
  • SH-3-DSP - usado principalmente em terminais multimídia e aplicações de rede, também em impressoras e aparelhos de fax.
  • SH-4 - usado principalmente quando é necessário alto desempenho, por exemplo videogames e STBs.
  • SH-5 - usado em aplicações multimédia de 64 bits high-end.
  • SH-X - usado principalmente no setor automotivo (nas unidades de controle do motor), equipamentos multimídia STBs e celulares.

SH-2[editar | editar código-fonte]

O SH-2 é uma arquitetura [RISC] de 32 bits, que possui 16 registradores de uso geral. O tamanho de suas instruções são de 16 bits e seu pipeline é composto por 5 estágios. Também conta com um registrador base para vetores, um registrador base global e um registrador de procedimentos. Atualmente e é utilizada em uma variedade de dispositivos com diferentes periféricos, tais como CAN, Ethernet, unidade de temporização de controle do motor e outros.

SH-2A[editar | editar código-fonte]

Uma otimização do SH-2, em 2007 foi considerado um dos microcontroladores mais rápidos do mundo devido ao seu clock de 160MHz. As novas funcionalidades incluíam:

  1. Arquitetura superescalar - execução de duas instruções simultâneas.
  2. Arquitetura Harvard.
  3. Unidade de execução em ponto flutuante opcional.

SH-4[editar | editar código-fonte]

Renesas SH-4 CPU

O SH-4 é uma UCP baseada na filosofia RISC e foi desenvolvida inicialmente para aplicações multimídia, caso do Sega Dreamcast e o Sistema de jogos Naomi e incluía uma unidade de execução em ponto flutuante, juntamente com o processamento inteiro de 32-bit padrão e tamanho instrução de 16 bits. As novas funcionalidades incluíam:

  1. FPU com quatro multiplicadores, suportando 32 bits (precisão simples) e 64 bits (precisão dupla).
  2. Barramento de ponto flutuante de 128 bits que permite transferências de 3.2GB/seg a partir da cache de dados.
  3. Barramento externo de 64 bits possibilitando um máximo de 4GB de endereço de memoria com taxa de transferência de 800MB/seg.
  4. DMA, e controladores de gerenciamento de energia.

SH-5[editar | editar código-fonte]

É um processador RISC de 64 bits que possui dois modos de operação: SHmedia e SHcompact.

  1. SHcompact
    1. Instruções codificadas em 16 bits para a densidade do código.
    2. Dois operandos.
    3. 16 registradores de 32 bits de propósito geral e 4 registradores fixos para funções.
  2. SHmedia
    1. Apresenta paralelismo SIMD.
    2. Evita bolhas no pipeline.
    3. Não há delays em branchs.



Links externos[editar | editar código-fonte]



Referências

  1. 1

[1]

  1. SuperH RISC Processor Enables Personal Access Systems